3種機械のとどめで、デジタル回路、の、補足。

ここの補足、です。

問２１６
図はＪＫフリップフロップ回路（ＦＦ）を４個縦続することによって、パルスの有無（つまり０，１）で表される２進数を入力とする１０進数カウンタを形成しようとするものである。このＪＫ端子を接続したＦＦ回路は、図左端の入力端子からのパルス入力“０”を一つ受ける毎に、出力Ｑに１，０信号を交互に発生する。
Ｑバー（Ｑの上にバー）は、Ｑの否定信号である。

このような構成において、ＦＦ１はパルス入力に応じて１，０，１，０…を繰返し、２＾０の桁を、次段のＦＦ２は、ＦＦ１のＱ出力パルスによって１，０，１，０…を繰返し、２＾１の桁を、というように、ＦＦ３が２＾２の桁、ＦＦ４が２＾３の桁を表すものである。

１０進カウンタの場合、１０個の入力パルスが２＾１＋２＾３＝１０を受けた段階で、図左下のＮＡＮＤ回路への入力が全て１となり、核ＦＦ回路のクリア端子（ＣＬＲ）にクリア信号“０”が入力されるようにすれば良い。

入力パルスが１０個入力された状態では、ＦＦ２とＦＦ４の出力Ｑが共に“１”、ＦＦ１とＦＦ３の出力Ｑが共に“０”である。

ＮＡＮＤ回路は、全ての入力が“１”である場合に“０”を出力するので、上記に従い、ＦＦ２、ＦＦ４をＱ側（ｂ側）に、ＦＦ１、ＦＦ３をＱバー側（ａ側）に接続されるよう、スイッチを切り替えればよい。

問２１７
Ｂ入力群と並列加算器の入力端子群との間に接続された論路素子は排他的論理輪（エクスクルーシブオア：ＸＯＲ）回路である。これは二つの入力が異なる時に１、同じ時に０を出力する論理回路である。

これからわかるように、スイッチがＡ側（１が入力される）の時は、Ｂ入力群が反転した者が、Ｄ出力群となる。また、スイッチがＢ側（０が入力される）の時は、Ｂ入力群がそのままＤ出力群となる。

後は、各々の場合において、加算器の出力を考えればよいが、Ａ側の時には桁上げ信号Ｃ１にも１が入力され、Ｂ側の時には桁上げ信号Ｃ１には０が入力されることに注意。

加算器の出力については、入力群Ａ，Ｂ（Ｄ）を単純に２進数上で加算すればよいが、Ｃ１に１がある場合にはどうやら一番下の桁に（？）１をさらに足さなければいけないらしい（解答から逆算すると、ですが…）

問２１８
各サブシステムの平均故障間隔（ＭＴＢＦ：Mean Time Between Failures）と、平均修復時間（ＭＴＴＲ：Mean Time To Repair）とが同じである場合に、各サブシステムの稼働率αは等しくなり、
α＝｛ＭＴＢＦ／（ＭＴＢＦ＋ＭＴＴＲ）｝で表される。

この時、各結合形態での全体の稼働率について、は、メイン及び手書きを参照、として…、

ようは、サブシステムが直列に並ぶと、どれかが故障すると全ての処理が滞る。
また、並列に並ぶと、何れかさえ健全であれば処理は可能となる。

このように考えると、直感的にＳ３一つさえ健全であれば処理が可能な（イ）が最も稼働率が高く、次いでＳ１，Ｓ２のいずれかが健全で、かつＳ３が健全であれば処理が可能な（ウ）、最後に全てが健全である必要がある（ア）の順となる事がわかる。

また、これらを電気抵抗と考えると（抵抗値Ｒ）
（ア）→３Ｒ、（イ）→２／３Ｒ≒０．７Ｒ、（ウ）→２／３Ｒ＝１．５Ｒとなっており、イ＜ウ＜アとなるのも、興味深い。

問２１９
図左側の入力Ａ，Ｂが加えられる２つのＮＡＮＤ回路は、入力が全て１のときのみ出力が０となるが、両入力端子が短絡されているので、ＮＯＴ回路と等しくなる。

図中央の３つはＡＮＤ回路であり、入力がすべて１のときに出力１となる。

図右のＯＲ回路は、入力がすべて０のときだけ出力は０となる。

これらから、図中央のＡＮＤ回路への入力は、上から、Ａ否定とＢ，ＡとＢ否定、Ａ否定とＢ、となる。
右のＯＲ回路は、ＡＮＤ回路の上二つのＯＲ回路であり、これは結局ＡとＢの排他的論理輪になっている（これが出力Ｃ）。また、ＤはＡ否定とＢのＡＮＤである。

問２２０
出力Ｃに関しては、問２１９と同じ回路となるため、ＡとＢの排他的論理輪。出力Ｄは、排他的論理輪の後にＮＯＴ回路があるため、結局Ｃの否定となる。

つまり、Ｃは入力が異なるとき１、入力が同じとき０で、Ｄはその逆の波形となる。波形で出題されたからといって、ビビル必要はなし。